全部来自 AI 原创生成并经逐题审校的题目，带 精品 标记的为 AI 复审通过。整卷生成请去组卷。
某采用 CSMA/CD 协议的总线网络，数据率为 200 Mb/s，规定的最小帧长为 4000 bit。若要保证发送站在发送完最短帧之前总能检测到最远端发生的碰撞，则站点间单程端到端传播时延 τ 不得超过多少？ A. 5 μs B. 10 μs C. 20 μs D. 40 μs
登录后查看答案
发送端的数据比特串为 101101，CRC 生成多项式为 G(x)=x⁴+x+1。按生成多项式最高次幂确定冗余码位数，并用模 2 除法求 CRC 冗余码及最终发送序列：冗余码为 ____，发送序列为 ____。
判断：主机 A 通过一条长 2000 km 的链路向主机 B 发送长度为 2×10⁶ bit 的分组，链路带宽为 4 Mb/s，信号传播速率为 2×10⁸ m/s。由于该分组最后一个比特从 A 发出后还需经过链路传播才能到达 B，因此从 A 开始发送到 B 完整收到该分组所需的总时延大于 0.5 s。
某 CSMA/CD 网络的争用期 2τ 为 20 μs，数据率为 30 Mb/s。该网络的最小帧长应为多少？ A. 300 bit B. 600 bit C. 900 bit D. 1500 bit
某采用 CSMA/CD 协议的总线网络中，站点间单程端到端传播时延为 32 μs。若规定的最小帧长为 1024 bit，为保证发送站在发送完最短帧之前能够检测到最远端发生的碰撞，该网络的数据率应不超过____ Mb/s。
某通信体系把表示转换、会话管理和应用服务相关功能统一归入 TCP/IP 四层结构中的同一层。该层名称是____。
主机 A 通过一条长 2000 km 的链路向主机 B 发送一个长度为 4×10^6 bit 的分组，信号在链路上的传播速率为 2×10^8 m/s，忽略处理时延与排队时延。若测得该分组从发送开始到完全到达主机 B 的总时延为 0.21 s，则该链路的带宽为多少？ A. 2 Mbit/s B. 10 Mbit/s C. 20 Mbit/s D. 40 Mbit/s
某主机通过 TCP 传输数据，其数据自上而下依次经过传输层（封装为 P1）、网际层（封装为 P2）、网络接口层（封装为 P3）。若将 TCP/IP 体系结构映射到 OSI 参考模型，传输层功能对应 OSI 的运输层，网际层对应网络层。则 P1、P2、P3 对应的 OSI 各层 PDU 依次是（ ） A. 报文段、分组、帧 B. 分组、报文段、帧 C. 报文、IP 数据报、比特 D. 帧、分组、报文段
某处理器采用 IF、ID、EX、MEM、WB 五段流水线，每段耗时均为 1 个时钟周期。现执行一段共 20 条指令的程序，期间发生 1 次 load-use 数据冒险（旁路无法消除，须插入 1 个气泡），另有 1 次分支预测错误（须清空流水线并付出 2 个时钟周期的罚期），除此之外无其他停顿。问该程序执行共需多少个时钟周期？ A. 24 B. 25 C. 27 D. 29
主机 A 通过一条长 2000 km 的链路向主机 B 发送一个长度为 4×10⁶ bit 的分组，信号传播速率为 2×10⁸ m/s，链路带宽为 5 Mb/s。若忽略处理时延与排队时延，该分组从 A 发出第一位到 B 收到最后一位所需的总时间为 ____ s。
长度为 4×10^6 bit 的分组在一条链路上传输，链路带宽为 20 Mbit/s，仅考虑发送时延，该分组的发送时延为 ____ s（即 ____ ms）。
处理中断时，若允许更高优先级中断嵌套，中断服务程序的正确基本顺序是？ A. 保护现场→开中断→执行服务→恢复现场→中断返回 B. 开中断→保护现场→执行服务→中断返回→恢复现场 C. 保护现场→执行服务→开中断→恢复现场→中断返回 D. 执行服务→保护现场→开中断→中断返回→恢复现场
某总线采用全互锁异步定时方式，主设备发出的每个请求信号必须等到从设备的应答信号到达后才被撤销，而从设备也必须等到请求信号撤销后才撤销其应答信号。与采用统一时钟定时的同步总线相比，下列说法正确的是（ ） A. 异步全互锁方式可靠性更高，但联络信号往返开销使其速度慢于同步方式 B. 异步全互锁方式速度更快，因为它无需等待统一的时钟节拍 C. 同步总线更适合连接速度差异很大的各类设备 D. 异步全互锁方式无需任何应答信号，实现最为简单
某微程序控制器的一条垂直型微指令含有一个译码字段，该字段每次选择并发出 12 种互斥微命令中的一种。若字段采用定长二进制编码，且所有 12 种微命令都须有不同编码，则该字段至少需要 ____ 位。
某处理器采用 IF、ID、EX、MEM、WB 五段流水线，各段耗时均为 1 个时钟周期。现执行一段共 15 条指令的序列，其中存在 1 次 load-use 数据冒险需插入 1 个气泡，另有 1 次分支预测错误需付出 2 个周期的额外代价，除此之外无其他停顿。该序列执行完共需要多少个时钟周期？ A. 19 B. 21 C. 22 D. 24
某处理器采用 IF、ID、EX、MEM、WB 五段等长流水线，支持除 load-use 外的必要旁路；load-use 冒险需停顿 1 个周期。分支在 EX 段确定，预测错误时冲刷流水线中的 2 条年轻指令，罚时为 2 个周期。执行 9 条实际指令，恰有 1 次 load-use 冒险和 1 次分支预测错误，且两种冒险互不重叠、无其他停顿。判断：从第一条指令进入 IF 到最后一条指令完成 WB，共需 15 个时钟周期。
某按字节编址的 CPU 采用单内部总线数据通路，指令长度为 2 字节。取指阶段依次完成：MAR←PC，MDR←M[MAR]，IR←MDR，PC←PC+2。设取指前 PC 的内容为 0x3000，现执行一条条件转移指令，其指令码中含有相对偏移量字段（以补码表示、相对取指后已递增的 PC 计算目标地址）。若该指令的条件在执行阶段不成立，则执行结束后 PC 的内容为____；若条件成立且偏移量字段为 -6，则执行结束后 PC 的内容为____（均用十六进制表示）。
某 CPU 执行指令“LD R2,[R1]”，其语义为将主存中地址为 R1 内容的字送入 R2。执行阶段正确的数据流是： A. R1→MAR，M[MAR]→MDR，MDR→R2 B. R2→MAR，M[MAR]→MDR，MDR→R1 C. R1→MDR，MDR→MAR，M[MAR]→R2 D. PC→MAR，M[MAR]→MDR，MDR→R2
某 CPU 采用总线式数据通路，取指阶段依次完成：MAR←PC，MDR←M[MAR]，IR←MDR，PC←PC+2（PC 按字节编址）。若当前指令为无条件转移指令，指令长度为 2 字节，转移目标地址为 0x0A00，且该指令存放在地址 0x0600 处，则取指阶段结束后 PC 的值为____，该转移指令执行阶段结束后 PC 的值为____。
判断：在某五段流水线（IF、ID、EX、MEM、WB）处理器中，若所有转移指令都按预测不转移的方向继续取指，且预测全部正确，则该处理器不会再发生控制冒险。