全部来自 AI 原创生成并经逐题审校的题目，带 精品 标记的为 AI 复审通过。整卷生成请去组卷。
判断：在水平型微程序控制器中，若微指令的若干位分别直接控制互不冲突的部件操作，同一条微指令就可以同时发出多个微命令；一条机器指令执行时所需的一段微指令序列，称为该机器指令对应的微程序。
登录后查看答案
在采用 IF、ID、EX、MEM、WB 五段流水线且具备旁路转发的处理器中，若一条指令紧接在 load 指令之后，并立即使用其尚未读出的结果，则需插入 ____ 个时钟周期的气泡。
判断：在微程序控制器中，机器指令操作码经映射逻辑形成的微地址，可以作为该机器指令对应微程序的入口地址。
某机指令字长为32位，地址码长为8位。现需设计二地址指令和一地址指令：二地址指令的操作码为16位，一地址指令的操作码为24位；采用扩展操作码时，部分16位编码作为扩展前缀，且不分配给二地址指令。若一地址指令至少需要1800种，至少应保留多少个16位编码作为扩展前缀？ A. 7个 B. 8个 C. 9个 D. 16个
某机采用定长指令字，字长为18位；每条双地址指令含两个各占5位的地址码，操作码使用剩余位数。下列哪种格式符合要求？ A. 操作码8位，地址码各5位 B. 操作码7位，地址码各5位 C. 操作码8位，地址码各6位 D. 操作码10位，地址码各5位
某机指令字长为24位，地址字段长7位。双地址指令的操作码长10位，单地址指令的操作码长17位。设计者拟将部分10位操作码作为扩展前缀，并声称：只要长操作码在前缀后再增加7位，即使这些前缀本身也分配给双地址指令，仍可保证指令无歧义译码。判断该说法是否正确。
某系统采用先访问 Cache、未命中时再访问主存的方式，Cache 访问时间为 7 ns，主存访问时间为 53 ns。若测得平均访问时间为 17.6 ns，则 Cache 命中率为多少？ A. 0.6 B. 0.7 C. 0.8 D. 0.9
某计算机采用页式虚拟存储器，虚拟地址为 40 位，物理地址为 32 位，页面大小为 16KB。则页内偏移占 ____ 位，虚拟页号占 ____ 位；当某进程访问的虚页在页表中有效位为 0 时，说明该页尚未调入主存，此时将产生____，由操作系统负责将该页从磁盘调入主存。
关于 Cache 的映射方式，下列说法正确的是哪一项？ A. 直接映射中，主存块可放入 Cache 的任意一行 B. 全相联映射中，主存块只能放入 Cache 中预先指定的一行 C. 组相联映射中，主存地址按区号、组号、块内地址划分，组号位数由组数决定 D. 直接映射、全相联映射和组相联映射的主存地址划分方式完全相同
两台处理器采用不同指令集，运行完成同一功能任务的程序时，MIPS 较高的处理器必然耗时更短。
某 8 位定点整数机器采用移码偏置量 128。真值 x = −46 的原码、反码、补码和移码依次为 ____。
判断：冯·诺依曼结构中，指令和数据以二进制形式存放在同一存储器中；指令通常按地址顺序取出执行，而数据不必按地址顺序依次处理。
判断：系统故障后恢复时，只需撤销故障发生时尚未提交的事务；已提交事务无论其修改是否写入数据库，都不必重做。
某机指令字长为16位，采用扩展操作码。设计者将4位码1110分配给一条指令，又将以1110开头的8位码分配给其他指令，并认为该格式可无歧义译码。判断该说法是否正确。
在 DMA 传送方式中，当 DMA 控制器与 CPU 同时请求使用总线时，最常采用的协调方式是让 DMA 控制器窃取一个存储器周期完成一个数据的传送，该方式称为： A. 停止 CPU 访问方式 B. 周期挪用（周期窃取）方式 C. 交替访问内存方式 D. 程序查询方式
某单总线 CPU 的指令长度为 4 字节，取指阶段依次执行 MAR←PC、MDR←M[MAR]、IR←MDR、PC←PC+4。当前 PC 为 0x1200，IR 中存有一条无条件转移指令，其目标地址字段为 0x3450。若执行阶段按控制信号将该字段送入 PC，则该指令执行完毕后 PC 为 0x1204。判断该陈述是否正确。
某机器主频为 2 GHz，每个时钟周期完成一级数据通路操作。一条指令分为取指、译码、执行三个阶段，其中取指需访存 2 次、译码不访存、执行需访存 1 次，每次访存耗时 2 个时钟周期，其余操作各占 1 个周期。执行阶段若发现是转移指令且转移成功，则由执行阶段直接将转移目标地址写入____寄存器，下一条指令从目标地址取指。该指令（转移成功）从取指开始到下一条指令的取指周期开始，共需____个时钟周期。
判断：传统微程序控制器的微程序通常存放在控制存储器 ROM 中，出厂后一般不能由用户随意修改。
某单总线 CPU 的取指控制序列为：MAR←PC，MDR←M[MAR]，IR←MDR，PC←PC+4；执行阶段若条件成立，则将 IR 的目标地址字段送入 PC。当前 PC=0x120，M[0x120] 解码为指令 (BZ, 0x2A0)，且条件标志 Z=1。完成该指令后，按 (MAR，MDR，IR，PC) 的顺序填写寄存器内容：____。
某五段流水线（IF、ID、EX、MEM、WB）各段耗时均为 1 个时钟周期，共执行 10 条指令且不考虑任何冒险与停顿，则共需 ____ 个时钟周期完成。若第 k 条指令是 load 指令且第 k+1 条指令使用其加载结果，即使设有旁路转发通路，也必须在两条指令之间插入 ____ 个气泡周期。